PUT VCO & 改良型 KORG PUT VCOの動作
===========================================
* transistor 2個で構成した PUTによるVCO
* A アノード --- Q1(PNP)のエミッタ
* K カソード ---Q2(NPN)のエミッタ
* G ゲート ---- Q1 コレクタ & Q2 ベース
* A-K間にかかる電圧 = Capacitorの両端電圧
上図は Tr 2個のSCR接続(*1)を利用して VCOを構成したものです。 KORGのVCO回路から diodeとdiode接続のTrを除いた形です。 ONする電圧(閾値)は上図では約 Vcc(電源電圧)の1/2です。
|
上図ではgate端子の電圧は固定して常に与えておく形になっています。 単純なPUT(SCR)回路においてはgate端子に電圧を一度印加すれば、gate端子の電圧を取ってもONしっぱなしになってしまい OFFさせるためには電源供給を cutするしかありません。
これでは発振器には使えないので、発振器として使うためにはgateを固定してK(カソード)の電圧によって Tr2のON/OFFができるようにします。 |
*1: PUTとSCRの等価回路は同一で電極の引き出し方、使用法が異なる
上図はSCR接続ですが使用方はPUTとしての使用方
* 発振動作 *
* 電圧変化の図 (周期波形)
橙: Vcap(Vk): ..... capacitorの下端電位 /カソード端子電圧 / 出力電圧
水: Vth 閾値..... ゲート電圧 （Vcap > Vth でPUT OFF )
緑: Vbc 共通 B-C間電圧 (全PN接合が順バイアスになるとPUTがON。上図参照)(*2)
白: Vbe1 ......(Q1はcutoffしない。上図参照)
黄: Vbe2 ......(Q2が主導的に動く)
*:Capacitorは下降方向に充電されるので波高値MAXで充電=0
よってA-K間電圧VakはVcapと逆変化
*2:厳密にはONより少し遅れ、電流のピークでB-C間順バイアス。
Q1，Q2が活性化するとベースにキャリア（電子とホール）が蓄積され
それをきっかけにC-E間が導通状態になる。
0: PUT OFF時
capacitorは定電流源により下方向に充電され続けている。 (capacitor両端子とも Vccで完全放電) このためVcap電位は序所に低下します。 同時にA-K間に印加される電圧は上昇しますが、Q2のC-E間はオープン状態なのでA-K間には直接的には電圧はかかっていないように見えますがQ1のベースには電圧は発生しています。
しかしQ2のB-E間には電圧がかかっていますのでVcapがVthを下回りVbe2が正電圧になればQ2は序所に活性化していきます。
* Q2 B-E間はQ1 C-E間が開放でも電圧がかる経路がある。
* Q1 B-E間にはQ2 C-E間が開放で本来電圧がかかる経路がないが電圧がかかっている。
1: PUT ON直後
Q2 ONで PUTがON(A-K間の導通)。 capacitorが急速放電（両端子Vccで充電0となる）されるのでVcapが急上昇します。
A: Vcc -- Q1 E -- B -- Q2 C - E の経路を通して放電
B: Vcc -- Q1 E -- C -- Q2 B - Eの経路を通して放電
C: Vcc -- Q1 E =- C -- R -- GND Q2 B-E間抵抗とRの比で分流するが、放電電流
はQ2 B-E間に流れ、 Rに流れる電流は固定電流となる。
同時にVce1が急低下する(飽和している)ので結果Vthレベルも上昇しこの時点で Q2はOFFせず(Vb >> Ve) ON状態であり放電が続きます。（ Q2には大きな電流が流れているので Vbe2だけVthの方がVcapより高い。）
* Q2がONすればQ2 C-E間が貫通 Q1 B-E間にも電圧が外部からかかるのでQ1もON。
Q1 C-E間も貫通時B-C間は逆バイアスになっているのでIcは流れるがその後
飽和して順バイアスになるVce1は小さな値となる。
* PUTがONすれば3っのPN接合がすべて順バイアスになる。
|
Q2のVbe2が大きくなるにつれて対応したIc2が流れるがこれは最初は基本定電流源なので負荷としてのQ1のB-E間に同量のIc2が流れ、それに対応してVbe1が変化してつじつまが合う。この時これはIb1が正常ルートで流れ出すということでもある。2っのTr.においてIc1＝Ib2,Ib1=Ic1なのでQ2ではhfeが逆転している。また両Tr.のVbcは共通であり電流のピーク時前に両Tr.は飽和している。当然両者が飽和すればhfeは本来と異なる。
Cap.の急速放電によりVakは急速に低下するのでVbe1、Vbe2は低下し各電流も急速低下する為大電流は短期間(*3)。Vakの急速低下の際各C-E間電圧は最小となり各Vbcは順BIASとなり各Transistorは飽和している、Q1の飽和により閾値Vthは急上昇しておりVth >Vkなのでしばらく各Tr.はOFFせず閾値はシステリシスが発生する。 ちょっとわかりにくいがPUT ONでPUTに印加されている電圧Vakは急低下していくがこの時点ではPUT ONがまだ続いているというトリックめいた反応。これがいわゆる負性抵抗の効果としてのC-E間が低抵抗になっている為。 *3:この電流はCap.の放電電流であり短期間に多くの電流が流れるわけだから急速にCap.の電圧は0に近づきQ2を急激にOFFにする（電流は長時間続かないしVbeは電流値を反映しているので電流が減ればVbeも減るしそれはA-K間の印加電圧が0に近づくことでもあるという複雑な関係）。 |
2: PUT OFF付近
capacitorが放電するとともに放電電流が急低下しこれは同時にQ1,Q2に流れる電流も低下することなので各Vbeは低下、またVcapの増加によってQ1, Q2 Vbeに印加される電圧も低下していることになるため、しばらくすると Q2 がOFFし 定電流源によるcapacitorの再充電が開始され、Vthレベルも Rに電流が流れにくくなるので元のレベルに戻っていきます。 充電により、Vcapは低下して再度 Q2がONできるVbeまでくると再度 PUT ONとなります。
|
*:Vth電位の増加はQ1が飽和してVceが0に近くなっているからです。当然飽和が解消すればIc1は最小になるのでRに流れる電流は上部の抵抗経由になります。
*:Vcap電位は電流の積分値で上昇しますがあるところまでいくと停滞します。 またVthは上記のようにQ1の飽和が解消されない限り低下せず両者の差がQ2 VbeですのでVthが低下することが Q2がOFFする条件となります。 * 実際は Q2がOFFする前に capacotorの再充電が始まります。
|
大雑把な動作は上記のようになりますが、過渡現象を扱う回路ですので詳しく見ていく と動作はたいへん複雑なものとなります。上図からQ1は Q2がOFFしても完全にOFFすることはなくある程度のVbe値を示しています。ここが一見奇妙ですがQ2はOFFしていますので Q2のOFF区間、Q1のIb1は Q2の逆方向飽和電流として微少電流が Q2の C-B間を流れているのでしょう（コレクタ領域のホールによる飽和電流Icbo..外から見ればIcと同一方向)。
Ib1が微少でも流れているのでIc1が流れIc1の殆どはR2に流れているのでR2の電圧降下はVccから流れてR1、R2に流れる電流とこの電流との和。
capacitorが充電されていくということはcapacitorの両端子間電圧が上昇すること でありそれはPUTに印加される電圧Vakが上昇するということです。 しかし Q2がOFFの間はA-K間は切断されているわけですが実際は上記のようにR2の電圧降下で Q2のベース（GATE端子）に電圧が印加されておりQ2のエミッタにも電圧はかかっています。印加電圧増加に伴ってQ2のVbeは増加して Q2がONすると大きな電流が流れるわけですがそれは両transistorのC-E間が貫通するということすなわちそれは3っ目のPN junctionとしての Q1 C & Q2 B (P) 、 Q1 B & Q2 C (N)が 順バイアスされるということです。
|
このPUT発振器を実用的な VCOとして使用するに際してはいくつかの問題があります。
*1: 閾値(Vth)の温度補償(温度安定度)がされていない Tr.の SW動作においてはTr. OFF時余剰キャリアの排出現象が生じる。 この回路においては Q1とQ2の余剰キャリアの排出がほぼ同時に起こり排出方向が逆なのでOFFに向かうフェーズで電流の振動現象がおこり OFFを遅らす要因となる。 本質的な問題は Q1とQ2が機能分離されていないことです。 すなわちコンパレータはQ2が主体ではありますがQ1も関係してきますし、Q1はcapacitorに放電電流を流すSWですが電流経路にQ2が入ってしまいます。 これが回路動作をとても複雑にしてしまいます。 さらに言うとこの回路にDiodeとtransistorを1個追加しただけのKORG PUT VCOの動作が大変複雑で容易には理解できなかったことがこのpageを長々と書くきっかけです。 追加されたtransistorは単に温度補償のためですがDiodeの動作がよくわからず以下のKORG PUT VCOの項でわかる範囲で書いていますが間違っているかも知れませんが何かの参考になるのではと恥をしのんで書きました。 初期のKORG VCOにはこのdiodeが付いていませんのでDiodeをつけるという発想が始めからあったわけではないようでその後diodeでなく抵抗がまず付加された構成になりPS3XXXシリーズからdiode付きになったわけでdiodeが付くまでには4から5年後かかっているともいえるわけです。 過渡現象はこまかく見ていくと難しいと思います。 いかに少ない部品で回路を組み立てていくかということで素子の機能重複した回路構成になるため機能分離していない回路は充分素子固有の動作が理解できていないとわからないということになるのでしょう。
|
|
* 詳細
このTr PUTの動作を簡単に説明するなら、 PUTがONにいたる経緯は3っのPN接合が順バイアスされることすなわち、 2っのTrが飽和動作すること、PUTがOFFにいたる経緯は 2っのTrの飽和状態が解消されることです。 ですから通常の Tr SWと同じく、いかに飽和状態を早くぬけるかまた過剰に飽和されないことがPUTの SW speedを早めるかぎになります。発振回路なのでONからOFFまでの時間がDead Timeとなりこれは発振周波数が変わっても基本同じなので周波数が高いほど誤差を生じリニアリティが悪くなります。 PUT ONにいたるフェーズは正帰還が働き過剰オーバードライブがかかるので一瞬に大電流が流れ高速ですがこれが PUT OFFには逆に災いしてしまいます。 PUTを利用した発振器において、PUT SWのOFFするタイミング (Q2 Vbeが逆バイアスされる付近)がイコール capacitorの再充電開始位置でなく、Icap=0となり Ie2すべてが定電流源を駆動している時点からIe2が序々にへって、capacitorから電流が定電流源に流れ始め、この2電流がクロスフェードして定電流源への電流供給がIcapのみになった時点が本当のSW OFFタイミングです。 上述のように2っのトランジスタが飽和しているわけですから余剰キャリアが存在しているわけでOFFに向かうタイミングでそれが排出されるわけですが、その方向は通常の流れと反対になるわけです。 ここでOFFするトランジスタがQ1とQ2の二つあるため流れが複雑になり、電流は減衰しながら振動するのが特徴であり振動が続くとOFFにいたる時間が長くなってしまいます。 2っのトランジスタの接続方法により PUT ONはあるタイミングを境に正帰還的に動作が進行、 PUT OFFに対してもあるタイミングを境に正帰還的に動作が進行するのもディスクリートVCOならではの特徴でしょうか。
より詳しく考えてみます。 回路はより単純な下記のものを使用します。
diode接続のtransistorは閾値の温度補償用。 またVthは抵抗分割ではありません。 これもX911やTB303のVCO等で採用されている形です。 閾値電圧は任意に選べませんが単純化できます。 閾値電圧は Q2 OFF後もdiode接続されたtransistorに電流が少し流れているので0.5V程度となります。 Q3のコレクタが閾値電圧 Vth。 Rに流れている電流は6uA程度。
* Vth、 Vcap
Q2のON/OFFがPUTのON/OFFに影響を与えます。 Vth - VcapがVbe2となります。 VthはPUT ONするまで閾値として一定値、PUT ONで急上昇しPUT OFFで急降下し定位置(閾値)に復帰します。 Vcapはcapacitorが定電流充電されるに従って低下していきPUT ONでVcc近くまで上昇、PUT OFFで再度定電流充電が始まり低下していきます。
* 実際はQ2 OFF以前に再充電は始まっている。
・電圧の伝わり方 Q1のベースがQ2のコレクタにつながり、Q2のベースがQ1のコレクタにつながり、各エミッタには外部から電圧がつながるという相互関係の強い接続になっています。(相手の出力が相手の入力に影響を及ぼすということではFFなどとも似ている) PUT OFF時、Q1 ベースは Q2のC-E間がオープン状態なので単純に考えれば浮いた状態で電流は流れないと考えれば Vb1=Vccかと思うが実際はそうではない。 Q2の逆方向電流があるため Q2がONしていなくともQ1エミッタ--コレクタ、Q2 コレクタ -- Q2 ベース , Q3 ベースに向かう経路が存在するため電位が発生しておりVbe1がある程度の値を持つ。 この為Ic1が多少発生している為Q3を通ってRに流れる電流がわずかにあり Q2のベースは電位が発生している。 となれば単純にはVcapの値の低下により Vbe2が上昇すれば Q2をONできるということになる。 アナログ回路なので2値的にON/OFFするわけではないので序所にVbe2は上昇しあるポイントで反応が急激に変化する。 お互いのtransistorの C-E間 B-E間が直列接続の構造となっているためVbeの上昇で相手のC-E間抵抗が低下すれば相手のB-E間に印加される電圧が増えるという構造でVbeが増えればもう一組のC-E間抵抗が低下するので相手のVbeが増えるという正帰還構造となっている。 さらにIc1はRにも流れるわけだからQ2のベース電位はある時点から指数的に上昇するのは明白である。 これはPUTがOFFする時も同様の正帰還ループが発生するということであろう。 すなわち Vbeが低下してC-E間抵抗が上がりB-E間に印加される電圧がより低下するというループが生じるという。
* Q1、Q2の Vbeはごく短時間オーバードライブされている。
|
・PUT OFFに向かう流れ
* 全体の電流特性 *
* 瞬間的な最大電流が落ち着く付近から、Icap=0となり定電流源による充電が始まり、 さらに Q2がOFFする付近までを以下に示します。
* Ib2=0付近の拡大 *
Q1: IB1、IE1、IC1
Q2: IB2、IE2、IC2
Rに流れる電流を除く全ての電流が振動。 電流低下で大きな振動がおさまっても小さい振動が長く続く。
Q2 ON直後の大電流の多くはRには流れずQ2に流れ Ie2となってcapacitorと定電流源に流れます。 Rに流れる電流はVbe1が低下してVce1が上昇しない限り一定値で保持されます。（Rに流れる電流よりIc1が十分大きい期間は確保される)
* Rに流れる電流 (白)
Q2のIe2は急低下しますのでcapacitorの放電電流は低下します。 Vcapは電流の積分値なので、上昇速度は落ちますが確実に上昇します。 Vcapが上昇（Vin=Vakの減少）することは同時にVbe2の減少となり当然Ie2が低下するということになります。
capacitorの放電は本来capacitorの両端子が Vccになるまで続くはずですが放電経路内にQ1、Q2のVbeがあるためVccよりその分小さな値で収束します。 またこのVbe値は放電電流に影響を受け変化しますので、収束すなわちIcap=0となるのはVbeの変化がなくなる時なのでしょうか？。
| 上図でIb2は急速に低下して0を超えてマイナスになり再度プラスに方向転換し、またマイナスに.....という減衰振動をしながら0に収束します。 このIb2がマイナスになること、振動するということが重要な意味があります。 |
* 過剰キャリア排出の電流経路
* SW OFF後の過剰キャリアの排出方向は Ibは逆方向、Icは順方向、IeはIbとIcの和となる。 上図ではIbのみを列挙（水、緑）。 過剰キャリアのIc成分は順方向の減衰波形（橙、桃に含まれる）。
電圧源が複数あるわけではないのに(*1)複雑に電流が重畳されており、これが動作をたいへん複雑にしています。 単純PUT VCOでは過剰キャリア排出時の交通整理がうまくいっていません。 上図は 上のグラフの221.5uS付近の電流関係図です。 Ic1はほぼ固定、 Ib1は下降カーブでそれらの通常電流に対してQ1、Q2の過剰キャリアが逆流している図です。 Ib1(Ic2)は3系統の電流が交差しています。
*1: ベース領域の過剰キャリアがcapacitorの充電電圧のように作用するのでしょう。
| この場合Ib2が逆流せず1KのRに流れ込みVth電位が固定なのでかわりにIe1、Ic1が低下すると考えてもよさそうにも思えますが、そうであればIc1の低下はどちらに考えても同じ量ですがIe1はさらに電流慮が落ち込まなければならないのでやはり逆流が正解かと思われます。 |
* 定電流源に電流を供給する元は？
Q2の Ie2は capacitorに流れると供に外部定電流源にも電流を供給しています。 この定電流源は定電流源ですから常時 Q2出力、もしくはcapactorが電流を供給してあげなくてはいけないという必然が生じます。
すなわち、capacitorがまだ放電状態にある時PUTは capacitorと外部定電流源に対して電流を供給できる状態にあるということです。 capacitorの放電が止まるということはPUTの電流供給能力が外部定電流源をドライブするのにいっぱいになったということです。
さらにIe2が低下するとそれを補うようにcapacitorから電流が流れだし 定電流源に電流を供給します。 すなわちcapacitorの再充電が開始されるわけです。 この点は非常に重要だと思います。
